2026년도 SDV대응가혹환경극복자동차반도체 핵심IP원천기술개발사업 신규과제 공모(수정)

본 사업은 미래 모빌리티 시대의 핵심인 SDV(Software Defined Vehicle)의 안전성과 신뢰성을 확보하기 위한 차량용 반도체 핵심 IP 원천기술 개발을 목표로 합니다. 총 106.25억 원 규모의 정부 지원금을 바탕으로 2026년 7월부터 2030년 12월까지 약 54개월간 진행되는 이번 사업은, 기술 성숙도 3단계 또는 4단계에서 시작하여 6단계(시작품·시제품 제작 및 검증) 달성을 목표로 하며, 주관 기관에 대한 제한은 없으나 반드시 기업이 필수적으로 참여해야 합니다.

차세대 차량용 보안반도체 핵심 IP 원천기술 개발 (관리번호: 2026–반도체·디스플레이- 1-품목공모-21)

이 과제는 SDV, 커넥티드카 환경에서 급증하는 해킹 및 정보 유출 위협에 선제적으로 대응하기 위한 차량용 보안반도체 핵심 IP 개발에 집중합니다.

• 사업 추진 배경 및 중요성
  • 차량 내 제어기 및 반도체의 해킹 위협이 증가하고 있으며, ISO 21434, UNECE CS(WP.29 R-155 및 R-156) 등 자동차 사이버보안 국제 기준이 강화되어 차량의 생애 주기(10년) 동안 사이버보안 제공이 의무화되고 있습니다. 특히 SDV로의 전환은 해커들에게 더 광범위한 공격 영역을 제공하며, 현재 차량 보안의 근간인 RSA나 ECC 암호 알고리즘은 미래 양자 컴퓨터의 '쇼어 알고리즘'에 의해 해독될 위험이 있어 이에 대한 대비가 시급합니다.
  • 차량의 가혹 환경(온도, 습도, 진동 등), 불안정한 전압/전류 및 전자파에 대한 내성 확보와 OBD, TCU 등 차량 통신 단말 및 유선 통신선로의 하이재킹에 대응 가능한 디지털/아날로그 보안반도체 핵심 원천기술 확보가 필수적입니다.
• 주요 기술 개발 목표
  • SDV 지원 차세대 Zonal 전장구조에 최적화된 HSM(Hardware Security Module) IP 및 In-Vehicle/In-SoC용 네트워크 침입 탐지 IP 기술을 개발합니다.
  • Evita Full을 만족하는 고성능 HSM IP와 양자내성암호(PQC) 기반 보안 IP를 개발하고, 이들을 통합하는 사이버보안 IP 원천기술을 확보합니다.
  • 개발된 기술을 바탕으로 NIST PQC Round3 호환 고성능 보안 프로세서를 제작하고, ASIL-D 수준의 기능 안전 및 FIPS-Level 2 인증이 가능한 보안반도체를 개발 및 검증하여 SDV Zonal 대응 HSM EVITA Full을 실증하는 것이 최종 목표입니다.
• 기대 효과 및 성과
  • 차량 생애 주기 동안 실시간으로 끊김 없는 사이버보안 대응이 가능한 보안반도체 핵심 IP를 확보하여 SDV 플랫폼 기반 CAV(Connected Autonomous Vehicle)의 데이터 프라이버시를 보장하고 사이버 공격으로부터 차량을 보호할 수 있습니다.
  • ISO/SAE 21434, R155 및 R156 등의 사이버보안을 고려한 차량 설계, CSMS(Cybersecurity Management System), TARA(Threat Analysis and Risk Assessment), SUMS(Software Update Management System)를 통한 지속적인 결함 모니터링 및 소프트웨어 업데이트가 가능할 것으로 기대됩니다.
  • ASIL-D 이상의 기능 안전, HSM EVITA Full 만족, FIPS Level 3 이상, AEC-Q100 Grade 1 이하의 신뢰성 등 세계 최고 수준의 성능 지표 달성을 목표로 합니다.
• 특기사항: 본 과제는 기술료 징수 대상이며, 총 연구 기간 동안 기업 참여가 필수입니다.

차량용 고신뢰 고속 인터페이스 IP 기술 개발 (관리번호: 2026–반도체·디스플레이- 1-지정공모-18)

이 과제는 SDV 및 자율주행차 시대에 필수적인 차량 내 고속 데이터 통신을 위한 고안전·고신뢰성 인터페이스 IP 기술 국산화를 목표로 합니다.

• 사업 추진 배경 및 중요성
  • 미래차 Level 4+ 및 SDV 4.0 달성을 위해 차량용 반도체 기술 개발의 정책적 필요성과 시급성이 강조되고 있으며, 이는 12대 국가전략기술 및 40대 초격차 프로젝트에 포함되어 있습니다.
  • 자율주행 및 스마트 자동차 시스템의 고도화로 제어기 간, 제어기-센서 간, 반도체 내 다이(die) 간의 고속 통신 요구가 증대되고 있으나, 관련 IP는 전량 해외 기업을 통해 공급받는 상황입니다.
  • 2032년까지 약 1,230억 달러로 성장할 것으로 예상되는 글로벌 자동차 반도체 시장에서 국내 반도체 경쟁력 확보를 위해서는 핵심 기술 국산화가 시급합니다. 또한, 차량의 가혹 환경에서도 안정적인 데이터/신호 전송이 가능한 고안전·고신뢰성 IP 원천기술 확보가 중요합니다.
• 주요 기술 개발 목표
  • 가혹 조건에 강건한 회로 설계 기술과 인터페이스 오류 정정 부가 회로 기술을 개발하여 대역폭 증가를 최소화하면서 고안전·고신뢰성을 확보합니다.
  • MPW(Multi-Project Wafer)를 통해 센서 또는 고화질 디스플레이 지원을 위한 차량용 고속 인터페이스 요소기술 IP와 광대역 차량용 이더넷 인터페이스 요소기술 IP를 개발하고 성능을 검증합니다.
  • 최종적으로 MPW 기반 32Gbps급 Link+PHY 통합 센서/디스플레이 지원 고속 인터페이스 시제품 및 광대역(10Mbps~10Gbps) Link+PHY 통합 차량용 이더넷 인터페이스 시제품을 개발하고 외부 기능 안전 평가 기관을 통해 객관적으로 검증합니다.
• 기대 효과 및 성과
  • SDV향 고안전·고신뢰성 차량용 고속 인터페이스 IP 기술 개발을 통해 해외 의존도를 낮추고 국내 차량용 반도체 IP 생태계 강화 및 고용 창출에 기여할 수 있습니다.
  • AEC-Q100, ISO 26262 등 국제 규격에 준하는 신뢰성 성능 평가 데이터를 확보하고, 오류 탐지·정정을 위한 대역폭 오버헤드를 20% 미만으로 최소화하는 것을 목표로 합니다.
  • 센서/디스플레이 인터페이스 대역폭 32Gbps 이상, 이더넷 인터페이스 대역폭 10Mbps~10Gbps 달성을 목표로 합니다.
• 특기사항: 본 과제는 기술료 징수 대상이며, 총 연구 기간 동안 기업 참여가 필수입니다.

SDV 고장·열화 감지 및 복구를 위한 차량용반도체 기능안전 IP 원천기술 개발 (관리번호: 2026–반도체·디스플레이- 1-지정공모-19)

이 과제는 SDV 아키텍처 변화에 따른 기능 안전의 중요성 증대와 함께 차량용 반도체의 고장·열화 감지 및 복구 기능을 위한 기능 안전 IP 원천기술 개발을 추진합니다.

• 사업 추진 배경 및 중요성
  • SDV로의 전환은 중앙집중형 고성능 컴퓨팅(HPC)과 Zonal 아키텍처 통합을 통해 하나의 반도체가 제동, 조향, ADAS 등 안전 관련 기능과 인포테인먼트, 커넥티비티 기능을 동시에 처리하게 합니다. 이로 인해 단일 칩의 오류가 시스템 전반의 위험으로 확산될 가능성이 높아져 하드웨어 차원의 기능 안전 확보가 필수적입니다.
  • 특히 ASIL-D 수준의 고위험 안전 기능과 비안전 기능이 동일한 반도체 상에서 함께 실행되는 SDV 환경에서는 기능 간 간섭 방지를 위한 하드웨어 격리 구조, 실시간 오류 검출 메커니즘, 이상 발생 시 안전 상태로 전환하는 복구 체계가 반드시 필요합니다.
  • ISO 26262(기능 안전), ISO 21448(의도된 기능 안전성, SOTIF), AEC-Q100(신뢰성) 등 국제 규제 및 표준 대응을 위한 기능 안전 IP 설계 기술 확보가 중요합니다.
• 주요 기술 개발 목표
  • 디지털 회로(NoC Master/Slave Interface, SRAM, eDRAM, NVM) 및 아날로그 회로(전압/전류 공급회로, Clock 공급회로)의 고장 검출 및 복구를 위한 기능 안전 회로 기술을 개발합니다.
  • Gate-level 다중화를 통해 2배 미만의 회로 규모로 이중화 이상의 안전성을 달성하고, 멀티 IP/블록 통합 안전성 회로의 오류 검출 및 복구 회로 규모를 최적화하는 설계를 목표로 합니다.
  • 최종적으로 디지털 및 아날로그 회로의 고장·열화 감지 및 복구 설계 통합 테스트 칩을 제작하고, HILS(Hardware-In-The-Loop) 기반 검증을 통해 ISO 26262 ASIL-D, ISO 21448, AEC-Q100 기준을 만족하는 기능 안전성 및 신뢰성을 입증합니다.
• 기대 효과 및 성과
  • 다중화 기능 설계의 규모를 최소화하면서 고장·열화 감지 및 복구 기능을 갖춘 차량용 반도체 기능 안전 IP 원천기술을 확보하여 SDV의 안전성을 혁신적으로 향상시킬 수 있습니다.
  • 오류 검출 및 복구 설계의 대역폭 증가량을 10% 이내, 설계 증가량을 70% 이내로 최소화하면서 동작 주파수 1.5GHz를 달성하는 것을 목표로 합니다.
  • ASIL-D 수준의 기능 안전 설계 및 AEC-Q100(grade 1) HTOL, 진동, Biased Hast, Power Temperature cycle, Mechanical Shock 검증을 통한 물리적 신뢰성을 확보합니다.
• 특기사항: 본 과제는 기술료 징수 대상이며, 총 연구 기간 동안 기업 참여가 필수입니다.

SDV를 위한 고유연성 기능안전 프로세서 IP 개발 (관리번호: 2026–반도체·디스플레이- 1-품목공모-20)

이 과제는 SDV 시대에 요구되는 고성능과 안전성을 동시에 만족하는 고유연성 기능 안전 프로세서 IP를 개발하며, 특히 RISC-V 기반의 국내 기술 자립을 목표로 합니다.

• 사업 추진 배경 및 중요성
  • 국내 CPU 개발 부재로 ARM CPU IP에 대한 높은 의존성을 가지고 있으며, 이로 인해 경쟁력 차별화 및 최적화/저전력화에 제약이 있습니다.
  • RISC-V는 모듈형 구조, 확장 가능한 명령어 셋(Custom ISA)을 통해 특정 애플리케이션(ADAS, Infotainment 등)에 최적화된 프로세서 코어 구성이 가능하며, 높은 PPA(Power-Performance-Area)를 제공할 수 있어 SDV의 핵심 요소 기술로 부상하고 있습니다.
  • SDV 환경에서는 ASIL-D 수준의 고위험 안전 기능과 QM(비안전) 기능이 동일 SoC상에서 혼합 중요도(Mixed-Criticality)로 실행되므로, 하드웨어 격리, 실시간 오류 감지·진단, 안전 상태 전환 제어 체계를 갖춘 기능 안전 프로세서 IP가 필수적입니다.
  • ISO 26262 기능 안전 인증 IP 제공을 통해 SoC 개발사의 인증 부담과 개발 기간을 크게 단축할 수 있습니다.
• 주요 기술 개발 목표
  • 고성능 기능 안전 Instruction을 포함하는 RISC-V 기반 프로세서 및 SW 환경을 구축하고, 트랜지스터/게이트/블록 레벨에서의 BIST(Built-In Self Test) 및 오류 정정 부호 삽입을 통한 기능 안전 회로를 설계합니다.
  • 프로그래머블 오류 검출 및 복구를 위한 기능 안전 회로를 개발하고, ISO 26262 기능 안전 규격을 고려한 Fault Injection을 통한 기능 안전성 분석 방안을 수립합니다.
  • 경량 NPU(Neural Processing Unit) 최적 연동을 위한 커스텀 ISA 개발 및 RISC-V/경량 NPU 통합 설계를 진행합니다.
  • 최종적으로 1.5GHz로 동작하는 오류 검출 및 복구 기능이 있는 저비용 RISC-V 기반 프로세서 시제품을 제작하고 기능 안전 Work Product 개발을 통해 인증 대응성을 확보하며, SW(컴파일러, IDE 등)를 오픈 소스화하는 것을 목표로 합니다.
• 기대 효과 및 성과
  • SDV를 위한 저비용 기능 안전 프로세서 IP 및 SW 개발을 통해 국내 차량용 반도체 프로세서의 기술 자립도를 높이고 글로벌 경쟁력을 확보할 수 있습니다.
  • ISO 26262 ASIL-B 이상(설계 검증 및 칩 검증)의 기능 안전 수준과 1.5GHz 동작 주파수를 달성하며, AEC-Q100에 준하는 신뢰성 분석 결과를 제시하는 것을 목표로 합니다.
  • 기능 안전 설계 오버헤드 감소 및 연산 성능(CoreMark/MHz) 향상 등 자율 지표 제시를 통해 유연성과 성능을 동시에 확보합니다.
• 특기사항: 본 과제는 기술료 징수 대상이며, 총 연구 기간 동안 기업 참여가 필수입니다.